Дорожная карта технологических процессов Imec до 2036 года

Дорожная карта imec поднимет нас с 7 морских миль до 0,2 морских миль или 2 ангстрем к 2036 году, сохраняя темп внедрения в течение двух-двух с половиной лет.

Во-первых, непрерывный прогресс в литографии будет иметь ключевое значение для дальнейшего масштабирования: традиционная литография использует свет, а сегодня длина волны света превышает требуемую точность узоров.

Вот почему была представлена ​​литография Extreme UV (EUV). Сейчас он появляется на все более функциональных производственных лентах для массового производства. EUV переведет нас от поколения пяти нанометров к поколению двух нанометров.

Чтобы стать меньше, нам нужна обновленная версия EUV с высокой числовой апертурой EUV и линзами большего размера. Они будут иметь диаметр один метр и точность 20 пикометров.

Для EUV с высокой NA первый прототип, разрабатываемый ASML, будет доступен в 2023 году.

Внедрение крупносерийного производства ожидается где-то в 2025 или 2026 году. Чтобы снизить риск внедрения в производство, imec вместе с ASML разработала очень интенсивную программу по разработке всех ключевых строительных блоков, таких как технология масок. и материалы, использующие влажную или сухую устойчивость к УФ-излучению, метрологические и оптические характеристики.

Сегодня почти все производители микросхем создают микросхемы с транзисторами FinFET. Однако при переходе на 3-нм поколение FinFET страдают от квантовых помех, вызывающих сбои в работе микрочипов.

Следующим на очереди является Gate-All-Around (GAA) или нанолистовой транзистор, построенный в виде стопки нанолистов. Он обеспечит улучшенную производительность и улучшенные эффекты короткого канала. Эта архитектура будет важна начиная с 2 нм.

Samsung, Intel и TSMC уже объявили, что будут использовать транзисторы GAA в своих 3-нм и/или 2-нм узлах.

Вилочный транзистор — это изобретение imec, даже более плотное, чем нанолистовой транзистор, расширяющее концепцию полного затвора до поколения 1 нм.

Архитектура forksheet создает барьер между отрицательными и положительными каналами, позволяя каналам сближаться.

Ожидается, что эта архитектура позволит сократить размер ячейки на 20 процентов.

Дальнейшее масштабирование можно реализовать, поместив отрицательный и положительный каналы друг на друга, что называется дополнительным полевым транзистором (CFET), сложным вертикальным преемником GAA.

Это значительно повышает плотность, но достигается за счет увеличения сложности процесса, особенно при контакте с истоком и стоком транзисторов.

Со временем CFET-транзисторы будут включать в себя новые ультратонкие двумерные монослойные материалы атомной толщины, такие как дисульфид вольфрама (WS2) или молибден.

Эта дорожная карта устройства в сочетании с дорожной картой литографии приведет нас в эпоху Ангстрема.

Две другие проблемы возникают на системном уровне этих суб2-нм транзисторов.

Пропускная способность памяти не соответствует производительности процессора.

Процессор не может работать быстрее, чем скорость, с которой данные и инструкции становятся доступными из памяти.

Чтобы разрушить эту «стену памяти», память должна приблизиться к чипу.

Интересным подходом к разрушению стены памяти является интеграция 3D-системы на кристалле (3D SOC), которая выходит за рамки популярных сегодня подходов на чиплетах.

Следуя этому подходу гетерогенной интеграции, система разделяется на отдельные микросхемы, которые одновременно проектируются и соединяются между собой в третьем измерении.

Это позволит, например, разместить слой памяти SRAM для кэш-памяти уровня 1 прямо на основных логических устройствах, обеспечивая быстрое взаимодействие между памятью и логикой.

Для достижения чрезвычайно высокой пропускной способности внемодульных соединений разрабатываются оптические межсоединения, интегрированные в фотонные переходники.

Что касается проблем, связанных с системой, то подача достаточного количества энергии в чип и отвод тепла становятся более трудными.

Однако решение уже видно: распределение мощности теперь идет от верхней части пластины через более чем десять металлических слоев к транзистору. В настоящее время Imec работает над решением проблемы обратной стороны пластины.